幾年前，光刻界開始探索在光掩模上寫入電路圖案時引入曲線形狀（curvilinear shapes）的想法。多電子束掩模版寫入工具的出現促進了這一想法，該工具首次實現了在掩模版上寫入復雜形狀。這有助于進一步減少從基于曼哈頓的設計到晶圓上曲線表示過程中出現的誤差。

最近，業界還考慮使用新的OPC算法，將曼哈頓設計版圖調整為掩模版和晶圓上更復雜的曲線形狀。傳統OPC和逆向光刻技術（ILT：inverse lithography technology）中的新型“曲線”OPC技術開始出現，作為改善光刻步驟工藝窗口的一種方式。

曲線掩模和OPC技術近期已成為半導體行業的熱門研發課題，2025 SPIE先進光刻和圖形化會議上投稿數量的不斷增長也反映了這一點。

曲線（Curvilinear）OPC和掩模策略仍然基于曼哈頓電路設計布局。下一步，imec提議在設計階段就引入曲線幾何形狀和路徑（ curvilinear geometries and paths），這是一個創新概念，其優勢遠超曲線OPC和掩模策略。與當前的路線圖演進不同，曲線設計有望在降低晶圓制造成本的同時實現技術節點過渡，同時提升電氣性能。因此，正如imec在2025年SPIE先進光刻與圖案化會議上的受邀論文中所展示的那樣，它有望徹底改變半導體行業。我們通過三個用例展示了其優勢。

曲線設計被證明有益的第一個用例是標準單元的布線練習以及緊密間距金屬層的布局布線設計。

曲線設計的第二個應用場景是構成 CMOS 器件的 n 型和 p 型晶體管的源漏接觸和柵極之間的布線。在當今的一維曼哈頓設計中，它們只能形成“南北”（north-south）方向的電氣連接。因此，連接 n 型和 p 型晶體管的源漏和柵極的唯一方法是添加額外的金屬層和過孔層。這使得電流可以向上穿過過孔，沿著額外層中的布線金屬流動，然后向下穿過另一個過孔連接到另一個源漏接觸。因此，會產生電氣和成本方面的損失。

然而，使用曲線形狀連接源極/漏極觸點和柵極可以消除使用額外金屬層的電連接（圖5）。降低M0布線資源的利用率可以進一步縮小單元面積。將此概念應用于業界代工廠14A節點的邏輯標準單元，可實現20%的面積縮小（相當于從5T單元設計過渡到4T單元設計），同時抑制晶圓制造成本。

與用例 1 和 2 相比，imec 認為曲線幾何在布局布線層面具有最大的潛力，其應用范圍涵蓋標準單元上方的所有金屬布線層。與之前描述的用例不同，這種方法需要更大的工業投入，包括全面啟用布局布線工具和在整個設計空間內提供寄生參數提取 EDA 解決方案。imec 預計，通過實現這一目標，曲線技術將在未來的邏輯技術節點擴展中發揮關鍵作用。

使用曲線設計的整體優勢可以通過功率-性能-面積-成本 (PPAC) 品質因數來體現。目前，雖然具體目標各不相同，但節點間轉換目標的一個典型示例包括面積減少 20%、性能提升 15% 和功耗降低 15%。如今，這些 PPA 優勢是以晶圓制造成本為代價的：業界試圖將成本增幅限制在節點間 20% 以內。根據 imec 的估計，與使用 14A 曼哈頓 1-D 設計相比，通過在設計版圖中添加曲線形狀，可以進一步減少面積，同時提升功率/性能。這意味著業界可以在不縮小尺寸（即間距）的情況下實現 10A 的進展。更重要的是，這些優勢還帶來了成本的降低。這是圖案化領域的設計技術協同優化 (DTCO) 如何進一步增強節點間轉換的 PPAC 優勢的絕佳示例。

由于多種原因，建立曲線設計極具挑戰性。迄今為止，尚未找到能夠精確表示曲線形狀數據，同時控制整個制造生態系統數據量的解決方案。一種方案是使用分段直線數據表示法（一種由連接點的直線組成的幾何結構）來近似曲線形狀（圖 6）。然而，使用這種表示法會大幅增加數據量。數據量過大是業界關注的問題，因為商用 EDA 工具難以處理如此龐大的數據量，而且數據還必須在整個制造生態系統中進行傳輸。